#記述言語

VHDLとは、ハードウェアをソフトウェアの言葉で縛り上げる華麗なる拷問具。記述した瞬間から現実のゲート数との絶望的なギャップに苦しめられ、合成ツールという名の審判廷に引きずり出される。仕様を変更するたびにデバッグ地獄へと逆戻りし、最終的にはどのビットが原因だったかすら忘れるという不思議な体験を提供する。ときには、シミュレーションで流れる波形を神聖視し、物理的な声を上げるまで格闘を続ける。論理の正しさを謳歌しながら、現実の配線に謝罪したくなる、技術者の心を捻じ曲げる魔性の言語。